• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Dievorliegende Erfindung bezieht sich auf ein Verfahren zum Bildeneiner Isolationsschicht in einem Halbleiterbauelement. Nachdem einGraben zur Isolation gebildet wurde, wird eine Polymerschicht durcheinen nachträglichenReinigungsprozess unter Verwendung von BFN einem Stripping unterzogen.Ein vorbehandelnder Reinigungsprozess unter Verwendung von ausschließlich SC-1wird ausgeführtund es wird dann ein Seitenwandoxidationsprozess ausgeführt. Esist daher möglich,ein Versagen der Rauheit der Grabenseitenwand zu verbessern und aufeinfache Art und Weise Polymer einem Stripping zu unterziehen. Darüber hinauswird ein Herstellungsprozess für eineIsolationsschicht vereinfacht, da ein herkömmlicher PET-Prozess weggelassenwird. Es ist auch möglich,vor dem Seitenwandoxidationsprozess ein Ausdiffundieren von durcheinen vorbehandelnden Reinigungsprozess unter Verwendung von CLNN in ein Halbleitersubstrat injizierten Dotierstoffen zu verhindern.Durch Bilden einer Abschrägungan der oberen Kante eines Grabens ist es ebenso möglich, einPhänomender Verdünnungder Gate-Oxidschicht dahingehend zu verhindern, dass die Gate-Oxidschichtan der Grabenkante dünnerals eine gewünschte Dickeabgeschieden wird. Es ist auch möglich,elektrische Eigenschaften eines Bauelements zu verbessern, da eine aktiveRegion sowie eine gewünschtekritische Abmessung sichergestellt werden.
    公开号:DE102004030920A1
    申请号:DE200410030920
    申请日:2004-06-25
    公开日:2005-07-07
    发明作者:Cha Deok Icheon Dong；Il Keoun Han
    申请人:SK Hynix Inc；
    IPC主号:H01L21-76
    专利说明:
    [0001] DieseAnmeldung nimmt die Prioritätder koreanischen Patentanmeldung Nr. 2003-0089983, eingereicht am11. Dezember 2003, in Anspruch, deren Inhalt hiermit durch Bezugnahmevollständigaufgenommen wird.
    [0002] Dievorliegende Erfindung bezieht sich auf ein Verfahren zum Bildeneiner Isolationsschicht in einem Halbleiterbauelement, und weiterinsbesondere auf ein Verfahren zum Bilden eines selbstausgerichtetenMusters mit flachem Graben in einem NAND-Flash-Bauelement.
    [0003] ImAllgemeinen werden, um einen Transistor auf einem Halbleitersubstratzu bilden, eine aktive Region, die elektrisch elektrifiziert ist,und eine Isolationsregion zum Verhindern elektrischer Elektrifizierungund isolierende Elemente in dem Halbleitersubstrat gebildet. EinAbschnitt des Halbleitersubstrats in der Isolationsregion wird geätzt unddann gefüllt,um eine Isolationsschicht zu bilden.
    [0004] Herkömmlicherweisewird, nachdem das Halbleitersubstrat in der Isolationsregion geätzt wurde,ein Nachätzbehandlungs-PET-Prozessfür ein dünnes Ätzen einerGrabenseitenwand implementiert. Zu diesem Zeitpunkt wird aufgrundeines durch den PET-Prozess erzeugten Polymers einer Kohlenstoffserieeine abnorme Schicht gebildet, was dazu führt, dass eine ungleichmäßige Oxidationin einem nachfolgenden Oxidationsprozess auftritt.
    [0005] 1A und 1B sind TEM-Aufnahmen zum Erklären derBeschädigungder Seitenwand durch einen herkömmlichenProzess.
    [0006] Gemäß den 1A und 1B wird das durch den Ätzprozessexponierte Halbleitersubstrat nachdem ein Graben zur Isolation gebildetwurde, beschädigt,wenn ein Nachreinigungsprozess ausgeführt wird. Eine Beschädigung desHalbleitersubstrats innerhalb des Grabens beeinflusst die Eigenschaften derIsolationsschicht nachteilig.
    [0007] 2 ist eine TEM-Aufnahme,die darstellt, dass die abnorme Schicht der Kohlenstoffserie nach demPET-Prozess des Standes der Technik gebildet wird.
    [0008] 3 ist eine TEM-Aufnahmezum Erklären derUngleichheit einer Seitenwandoxidschicht im Stand der Technik.
    [0009] 4 zeigt eine Tabelle einerTEM EDS-Analyse fürdie Seitenwandoxidschicht im Stand der Technik.
    [0010] Gemäß den 2 bis 4 wird eine abnorme Schicht einer Karbonserieinnerhalb des Grabens gebildet, wenn ein Graben durch einen Isolationsätzvorganggemäß einemherkömmlichenIsolationsprozess gebildet wird und ein PET-Prozess ausgeführt wird.
    [0011] Wenndas Innere des Grabens, in dem die abnorme Schicht gebildet wird,einem Seitenwandoxidationsprozess ausgesetzt wird, dann wird eine sehrungleichmäßige Seitenwandoxidschichtgebildet. Demnach tritt dort ein Problem auf, dass eine beabsichtigteGrabenform schwierig herzustellen ist. Es ist darüber hinausunmöglich,die aufgrund des Ätzensentstehende Beschädigungzu reduzieren.
    [0012] Dievorliegende Erfindung wurde erfunden, um die vorerwähnten Problemezu lösen,und ein Ziel der vorliegenden Erfindung ist es, ein Verfahren zum Bildeneiner Isolationsschicht in einem Halbleiterbauelement zur Verfügung zustellen, in dem die Rauheit einer Grabenseitenwand verbessert wirddurch Ausführeneines vorbestimmten Reinigungsprozesses, nachdem ein Graben zur Isolationgeätztwurde, und eine gleichförmigeSeitenwandoxidschicht gebildet wird, da ein PET-Prozess weggelassenwird.
    [0013] Gemäß einerbevorzugten Ausführungsform dervorliegenden Erfindung wird zur Verfügung gestellt ein Verfahrenzum Bilden einer Isolationsschicht in einem Halbleiterbauelement,mit den Schritten: sequenzielles Bilden einer Tunneloxidschicht,einer leitenden Schicht und einer harten maskierenden Schicht aufeinem Halbleitersubstrat; Bilden eines Fotolackmusters durch welcheseine Isolationsregion auf der harten maskierenden Schicht geöffnet wird, Ätzen derharten maskierenden Schicht, der leitenden Schicht, der Tunneloxidschichtund des Halbleitersubstrats durch Ausführen eines Ätzprozesses unter Verwendungder Fotolackstruktur als eine Ätzmaske,wodurch ein Graben gebildet wird; Stripping (englisch = „stripping") des Fotolackmustersund anschließendesImplementieren eines ersten Reinigungsprozesses zum Stripping vonNebenprodukten, die erzeugt werden, wenn der Ätzprozess zum Bilden des Grabensausgeführtwird; Implementieren eines Seitenwandoxidationsprozesses, um eineSeitenwandoxidschicht innerhalb des Grabens zu bilden; und Abscheideneiner Feldoxidschicht auf der gesamten Struktur, Ausführen einesPolierprozesses unter Verwendung der harten maskierenden Schicht alseine Stoppschicht, und anschließendesStripping der harten maskierenden Schicht, um eine Isolationsschichtzu bilden.
    [0014] Indem vorerwähntenVerfahren zum Bilden einer Isolationsschicht in einem Halbleiterbauelementgemäß eineranderen Ausführungsformder vorliegenden Erfindung, wird der Reinigungsprozess ausgeführt unterVerwendung von BFN (B[Piranha(H2SO4 + H2O2)]+ F 50 : 1 verdünnteHF + N[SC-1(NH4OH/H2O2/H2O)]), wobei eine HF-Eintauchzeit (englisch= „dipout time") zwischen1 und 30 Sekunden liegt.
    [0015] Indem vorerwähntenVerfahren zum Bilden einer Isolationsschicht in einem Halbleiterbauelementgemäß einerweiteren Ausführungsformder vorliegenden Erfindung enthältdas Verfahren weiterhin den Schritt des Ausführens eines zweiten Reinigungsprozessesunter Verwendung von CLN N (SC-1(NH4OH/H2O2/H2O)) nach dem ersten Reinigungsprozess.
    [0016] EinvollständigeresVerständnisder vorliegenden Erfindung kann erzielt werden durch Bezugnahmeauf die folgende Beschreibung, wenn sie im Zusammenhang mit denbegleitenden Zeichnungen gesehen wird, in denen:
    [0017] 1A und 1B TEM-Aufnahmenzum Erkläreneiner Seitenwandbeschädigungdurch einen herkömmlichenProzess sind;
    [0018] 2 eineTEM-Aufnahme ist, die zeigt, dass eine abnorme Schicht einer Karbonserienach einem PET-Prozess in dem Stand der Technik gebildet wird;
    [0019] 3 eineTEM-Aufnahme zum Erklärender Ungleichheit einer Seitenwandoxidschicht im Stand der Technikist;
    [0020] 4 eineTabelle einer TEM EDS-Analyse füreine Seitenwandoxidschicht im Stand der Technik zeigt;
    [0021] 5A bis 5D Querschnittesind, die ein Verfahren zum Bilden einer Isolationsschicht gemäß der vorliegendenErfindung darstellen;
    [0022] 6 eineTEM-Aufnahme ist, nachdem ein Graben zur Isolation gemäß der vorliegendenErfindung gebildet wurde; und
    [0023] 7A eineTEM-Aufnahme der Oberseite des Grabens nach dem Oxidieren der Seitenwandist, und 7B eine TEM-Aufnahme an derUnterseite des Grabens nach dem Oxidieren der Seitenwand ist.
    [0024] Eswerden nun die bevorzugten Ausführungsformengemäß der vorliegendenErfindung im Detail mit Bezug auf die begleitenden Zeichnungen beschrieben.Da die bevorzugten Ausführungsformenzu dem Zweck zur Verfügunggestellt werden, dass der Durchschnittsfachmann des Standes der Technikin der Lage ist, die vorliegende Erfindung zu verstehen, können siein verschiedener Art und Weise modifiziert werden, und der Schutzbereichder vorliegenden Erfindung ist durch die bevorzugten Ausführungsformen,die im Folgenden beschrieben sind, nicht beschränkt. Gleiche Bezugszeichenwerden verwendet, um die gleichen oder ähnliche Teile zu bezeichnen.
    [0025] 5A bis 5D sindQuerschnitte, die ein Verfahren zum Bilden einer Isolationsschichtgemäß der vorliegendenErfindung darstellen.
    [0026] Gemäß der 5A werdenein Ionenimplantationsprozess zum Bilden einer Senke und Kontrollierender Threshold-Spannung auf einem Halbleitersubstrat 10 ausgeführt, wodurcheine Senke und eine Ionenschicht zum Kontrollieren der Threshold-Spannung(nicht dargestellt) gebildet werden. Es ist bevorzugt, dass dieSenke eine Dreifachsenke ist, einschließlich einer N-Senke und einerP-Senke.
    [0027] EineTunneloxidschicht 20, eine leitende Schicht 30 undeine harte maskierende Schicht 40 werden auf dem Halbleitersubstrat 10 gebildet,in welchem die Senke und die Ionenschicht zum Kontrollieren derThreshold-Spannung gebildet sind.
    [0028] Indem obigen kann, bevor die Tunneloxidschicht 20 abgeschiedenwird, ein Vorbehandlungsreinigungsprozess durch Verwendung von SC-1 (Standardreinigung(englisch = „standardcleaning")-1), zusammengesetztaus DHF (verdünnte HF),in welchem das Mischverhältnisvon H2O und HF 50:1 beträgt, aus NH4OH,H2O2 und H2O, oder aus SC-1, zusammengesetzt aus BOE(gepufferte Oxid-Ätze),bei welcher das Mischungsverhältnisvon NH4F und HF 100:1 bis 300:1 beträgt, ausNH4OH, H2O2 und H2O, implementiertwerden.
    [0029] Esist bevorzugt, dass die Tunneloxidschicht 20 gebildet wirddurch einen trockenen oder nassen Oxidationsmodus in einer Dickevon 70 bis 100 Å bei einerTemperatur von 750 bis 850°Cnach dem Reinigungsprozess. Nachdem die Tunneloxidschicht 20 gebildetwurde, wird ein Aushärtprozessunter Verwendung von N2O Gas bei einer Temperaturvon 900 bis 910°Cfür 20Minuten ausgeführt,und es wird dann ein Aushärtprozessunter Verwendung von N2 Gas ausgeführt. EineGrenzschichtdefektdichte des Halbleitersubstrats 10 wirdsomit minimiert.
    [0030] Esist bevorzugt, dass die leitende Schicht 30 unter Verwendungeiner Polysiliziumschicht gebildet wird, die mittels eines nachfolgendenProzesses als ein Teil eines Floating-Gates verwendet werden wird. Esist bevorzugt, dass die leitende Schicht 30 aus einer undotiertendünnenamorphen Siliziumschicht mit einer Dicke von 250 bis 500 Å unterVerwendung eines SiH4 Gases oder eine Si2H6 Gases mittelseines Niederdruck CVD-(LPCVD)Verfahrens bei einer Temperatur von500 bis 550°Cund einem Druck von 0.1 bis 3.0 Torr gebildet wird.
    [0031] Dieharte maskierende Schicht 40 wird bevorzugt unter Verwendungeiner Materialschicht einer Nitridschichtserie gebildet, und schützt eineuntere Struktur, wenn späterder Graben geätztwird. Es ist bevorzugt, dass die harte maskierende Schicht 40 unterVerwendung einer Nitridschicht mit einer Dicke von 900 bis 1200 Å mittelseines LPCVD-Verfahrens gebildet wird.
    [0032] 6 isteine TEM-Aufnahme nachdem ein Graben zur Isolation gemäß der vorliegendenErfindung gebildet wurde.
    [0033] Gemäß der 5B undder 6 werden, nachdem ein Fotolackmuster 50 zumBilden eines Grabens 55 zur Isolation gebildet wurde, dieharte maskierende Schicht 40, die leitende Schicht 30,die Tunneloxidschicht 20 und das Halbleitersubstrat 10 sequenziellmittels eines Ätzprozessesunter Verwendung der Fotolackstruktur 50 als eine Ätzmaske geätzt. Somitwird der Graben 55 zur Isolation gebildet.
    [0034] Indem Obigen ist es bevorzugt, dass eine Fotolackschicht mit 3000bis 10000 Å Dickebeschichtet wird, und dass die Fotolackschicht 50 dann durchAusführeneines Fotografierätzprozessesunter Verwendung einer Maske zur Isolation gebildet wird. Graben 55 wirdbevorzugt gebildet, um eine Steigung eines vorbestimmten Winkels(80 bis 88°) aufzuweisen.Es ist bevorzugt, dass die obere Kante des Grabens 55 einenNeigungswinkel mit einer Weite von etwa 100 bis 200 Å aufweist.Zu diesem Zeitpunkt wird innerhalb des Grabens 55 (siehe 6) einePolymerschicht 58 gebildet.
    [0035] Gemäß der 5C wirddas Fotolackmuster 50 mittels eines vorbestimmten Stripping-Prozesses einemStripping unterzogen. Ein erster Reinigungsprozess zum Stabilisierender Rauheit der Grabenseitenwand und zum Stripping der verbleibendenPolymerschicht 58 wird dann ausgeführt.
    [0036] Esist bevorzugt, dass der erste Reinigungsprozess unter Verwendungvon BFN (B[Piranha(H2SO4 +H2O2)] + F 50 :1 verdünnteHF) +N[SC-1(NH4OH/H2O2/H2O)]). Es ist bevorzugt, dass in dem erstenReinigungsprozess unter Verwendung von BFN eine erste HF-Eintauchzeitinnerhalb 30 Sekunden (1 – 30Sekunden) minimiert wird. Dies dient dazu, um das Halbleitersubstrat 10 unddie zum Zeitpunkt des Reinigungsprozesses exponierte Tunneloxidschicht 20 davorzu schützen,geätztzu werden.
    [0037] 7A isteine TEM-Aufnahme der Oberseite des Grabens nach dem Oxidieren derSeitenwand und 7B ist eine TEM-Aufnahme desBodens des Grabens nach dem Oxidieren der Seitenwand.
    [0038] Gemäß den 5D, 7A und 7B wird,nachdem ein vorbehandelnder zweiter Reinigungsprozess ausgeführt wurde,ein Seitenwandoxidationsprozess zum Kompensieren des Ätzschadens ander Grabenseitenwand ausgeführt,um eine Seitenwandoxidschicht 60 zu bilden. Nachdem Feldoxidschichtauf der gesamten Struktur abgeschieden wurde, wird ein eine hartemaskierende Schicht 40 als eine Stoppschicht verwendenderPolierprozess ausgeführt,und es wird dann eine (nicht-dargestellte) Isolationsschicht durchStripping der harten maskierenden Schicht 40 gebildet.
    [0039] Esist bevorzugt, dass der zweite Reinigungsprozess unter Verwendungvon CLN N(SC-1(NH4OH/H2O2/H2O)) durchgeführt wird.Es ist effektiv, das Ausgasen von Dotierstoffen zu kontrollieren,die bereits aufgrund eines exzessiven Exponierens gegenüber demHF-Eintauchen ionenimplantiert sind, indem der Reinigungsprozessnur unter Verwendung nur von SC-1 durchgeführt wird, und die Seitenwandoxidschicht 60 durchnachfolgende Prozesse gleichförmigzu bilden. Nachdem der vorbehandelnde Reinigungsprozess ausgeführt wurde, wird,um den durch Bilden des Grabens 55 der Seitenwand zugeführten Schadenzu kompensieren, die obere Kante des Grabens 55 abgerundetund eine kritische Dimension (CD) einer aktiven Region reduziert,und es wird der Seitenwandoxidationsprozess ausgeführt, umdie Seitenwandoxidschicht 60 mit einer gleichförmigen Dickevon 30 bis 100 Å (siehe 7A und 7B)zu bilden. Darüberhinaus wird die Seitenwandoxidschicht 60 durch Ausführen des Seitenwandoxidationsprozessesin einem trockenen oder nassen Oxidationsmodus bei einer Temperatur von700 bis 900°Cgebildet, so dass ein Ausdiffundieren der bei Anwendung eines Hochtemperaturprozesses(über 1000°C, 1000 bis1100°C)bereits injizierten Dotierstoffe gesteuert wird und obere Kante desGrabens 55 abgerundet wird.
    [0040] Inder Feldoxidschicht ist es bevorzugt, dass eine HDP-Oxidschichtmit 4000 bis 6000 Å Dickeauf der gesamten Struktur gebildet wird, in welcher der Graben 55 unterBerücksichtigungdes Spiels eines nachfolgenden Polierprozesses gebildet wird. Zudiesem Zeitpunkt ist es bevorzugt, dass das Innere des Grabens 55 vollständig gefüllt wird,so dass sich darin Leerraum bildet. Der Polierprozess schließt bevorzugtdas Ausführeneines chemisch-mechanischen Polierens (CMP) unter Verwendung derharten maskierenden Schicht 40 als eine Stoppschicht ein.Zu diesem Zeitpunkt ist es möglich,die Höheder Isolationsschicht durch Einstellen eines Polierzieles des Polierprozesseszu steuern. Nachdem der Polierprozess ausgeführt wurde, wird die harte maskierende Schicht 40 durcheinen Nitridschicht-Stripping-Prozess unter Verwendung einer Phosphorsäure (H3PO4)-Lösung einemStripping unterzogen.
    [0041] Gemäß der vorliegenden,oben beschriebenen Erfindung wird eine Polymerschicht durch einen nachträglichenReinigungsprozess unter Verwendung von BFN einem Stripping unterzogen,nachdem ein Graben füreine Isolation gebildet wurde. Ein vorbehandelnder Reinigungsprozess,der nur SC-1 verwendet, wird ausgeführt, und es wird dann ein Seitenbandoxidationsprozessimplementiert. Es ist somit möglich,eine verschlechterte Rauheitseigenschaft der Grabenseitenwand zuverbessern, und Polymer auf einfache Art und Weise einem Stripping zuunterziehen.
    [0042] Darüber hinauswird ein Herstellungsprozess füreine Isolationsschicht vereinfacht, da ein herkömmlicher PET-Prozess weggelassenwird.
    [0043] Esist auch möglich,dass Ausdiffundieren von durch einen CLN N verwendenden, vorbehandelndenReinigungsprozess in ein Halbleitersubstrat injizierten Dotierstoffenvor einem Seitenwandoxidationsprozess zu verhindern.
    [0044] DurchBilden einer Abschrägungan der oberen Kante eines Grabens ist es ebenso möglich, ein Phänomen derVerdünnungder Gate-Oxidschicht dahingehend zu verhindern, dass die Gate-Oxidschichtan der Grabenkante dünnerals eine gewünschteDicke abgeschieden wird. Es ist auch möglich, die elektrischen Eigenschafteneines Bauelements durch Sicherstellen einer aktiven Region sowieeiner gewünschtenkritischen Dimension zu verbessern.
    权利要求:
    Claims (5)
    [1] Verfahren zum Bilden eines Grabens für eine Isolationsschicht,mit den Schritten: Bilden einer Ätzmaske auf einem Halbleitersubstrat; Ätzen desHalbleitersubstrats, um einen Graben durch Verwendung der Ätzmaskezu bilden; Ausführeneines ersten Reinigungsprozesses zum Entfernen von Nebenproduktendurch Verwendung von BFN (B(Piranha(H2SO4 + H2O2))+ F(50 : 1 verdünntHF) + N(SC-1(NH4OH/H2O2/H2O))) nach einem Strippingeiner verbleibenden Ätzmaske;und Ausführeneines Seitenwandoxidationsprozesses, in um dem Graben eine Seitenwandoxidschichtzu bilden.
    [2] Verfahren nach Anspruch 1, weiterhin aufweisend denSchritt des Ausführenseines zweiten Reinigungsprozesses durch Verwendung von CLN N(SC-1(NH4OH/H2O2/H2O)) nach Ausführung des ersten Reinigungsprozesses.
    [3] Verfahren zum Bilden einer Isolationsschicht in einemHalbleiterbauelement, mit den Schritten: sequenzielles Bildeneiner Tunneloxidschicht, einer leitenden Schicht und einer hartenmaskierenden Schicht auf einem Halbleitersubstrat; Bilden einesFotolackmusters auf der harten maskierenden Schicht, durch welcheeine Isolationsregion geöffnetwird; Ätzender harten maskierenden Schicht, der leitenden Schicht, der Tunneloxidschichtund des Halbleitersubstrats mittels eines Ätzprozesses unter Verwendungdes Fotolackmusters als eine Ätzmaske, wodurchein Graben gebildet wird; Stripping des Fotolackmusters undanschließendes Implementiereneines ersten Reinigungsprozesses zum Stripping von zum Zeitpunktdes Ätzprozesses zurBildung des Grabens erzeugten Nebenprodukten; Implementiereneines Seitenwandoxidationsprozesses, um eine Seitenwandoxidschichtinnerhalb des Grabens zu bilden; und Abscheiden einer Feldoxidschichtauf der gesamten Struktur, Ausführenei nes Polierprozesses unter Verwendung der harten maskierenden Schichtals eine Stoppschicht und anschließendes Stripping der hartenmaskierenden Schicht, um die Isolationsschicht zu bilden.
    [4] Verfahren nach Anspruch 3, wobei der Reinigungsprozessausgeführtwird unter Verwendung von BFN (B(Piranha(H2SO4 + H2O2))+ F (50 : 1 verdünnteHF) + N(SC-1(NH4OH/H2O2/H2O))), wobei eine HF-Eintauchzeit 1 bis 30Sekunden beträgt.
    [5] Verfahren nach Anspruch 1, weiterhin aufweisend denSchritt des Ausführenseines zweiten Ätzprozessesunter Verwendung von CLN N(SC-1(NH4OH/H2O2/H2O)),nach dem ersten Reinigungsprozess.
    类似技术:
    公开号 | 公开日 | 专利标题
    US7442987B2|2008-10-28|Non-volatile memory devices including divided charge storage structures
    US6063666A|2000-05-16|RTCVD oxide and N2 O anneal for top oxide of ONO film
    US7029989B2|2006-04-18|Semiconductor device and method of manufacturing the same
    JP4886219B2|2012-02-29|半導体装置およびその製造方法
    US7256091B2|2007-08-14|Method of manufacturing a semiconductor device with a self-aligned polysilicon electrode
    US6642125B2|2003-11-04|Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
    TWI278970B|2007-04-11|Method for manufacturing flash memory device
    US6656793B2|2003-12-02|Method of forming a self-aligned floating gate in flash memory cell
    TWI237350B|2005-08-01|Method of manufacturing a flash memory cell
    KR100426485B1|2004-04-14|플래쉬 메모리 셀의 제조 방법
    US7033909B2|2006-04-25|Method of forming trench isolations
    KR100426484B1|2004-04-14|플래쉬 메모리 셀 및 그의 제조방법
    US6117730A|2000-09-12|Integrated method by using high temperature oxide for top oxide and periphery gate oxide
    US20080057644A1|2008-03-06|Semiconductor devices having a convex active region and methods of forming the same
    US7037785B2|2006-05-02|Method of manufacturing flash memory device
    US6723617B1|2004-04-20|Method of manufacturing a semiconductor device
    US6649471B2|2003-11-18|Method of planarizing non-volatile memory device
    US20030199149A1|2003-10-23|Shallow trench isolation method and method for manufacturing non-volatile memory device using the same
    US20060008993A1|2006-01-12|Method of manufacturing flash memory device
    US7091105B2|2006-08-15|Method of forming isolation films in semiconductor devices
    US7297593B2|2007-11-20|Method of manufacturing a floating gate of a flash memory device
    KR100458767B1|2004-12-03|반도체 소자의 소자 분리막 형성 방법
    TWI325163B|2010-05-21|Method for manufacturing flash memory device and flash memory device
    US6281050B1|2001-08-28|Manufacturing method of a semiconductor device and a nonvolatile semiconductor storage device
    US7144790B2|2006-12-05|Shallow trench isolation type semiconductor device and method of forming the same
    同族专利:
    公开号 | 公开日
    US7125784B2|2006-10-24|
    TW200520097A|2005-06-16|
    KR20050057792A|2005-06-16|
    DE102004030920B4|2011-07-28|
    US20050130433A1|2005-06-16|
    KR100526575B1|2005-11-04|
    JP2005175421A|2005-06-30|
    TWI253118B|2006-04-11|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2005-10-27| 8127| New person/name/address of the applicant|Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR |
    2006-01-12| 8127| New person/name/address of the applicant|Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR |
    2007-06-28| 8110| Request for examination paragraph 44|
    2011-03-15| R018| Grant decision by examination section/examining division|
    2011-04-14| R079| Amendment of ipc main class|Free format text: PREVIOUS MAIN CLASS: H01L0021824700 Ipc: H01L0021762000 Effective date: 20110209 |
    2011-04-14| 8125| Change of the main classification|Ipc: H01L 21/762AFI20051017BHDE |
    2012-01-16| R082| Change of representative|Representative=s name: EISENFUEHR, SPEISER & PARTNER, DE Representative=s name: EISENFUEHR, SPEISER & PARTNER, 20355 HAMBURG, DE |
    2012-02-02| R020| Patent grant now final|Effective date: 20111029 |
    2012-03-08| R081| Change of applicant/patentee|Owner name: MICRON TECHNOLOGY, INC., BOISE, US Free format text: FORMER OWNER: HYNIX SEMICONDUCTOR INC., ICHEON, KYONGGI, KR Effective date: 20120116 |
    2012-03-08| R082| Change of representative|Representative=s name: EISENFUEHR SPEISER PATENTANWAELTE RECHTSANWAEL, DE Effective date: 20120116 |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]